⑲ 日本国特許庁(JP)

⑩特許出額公開

^⑫ 公 開 特 許 公 報 (A) 平1−190179

∰Int. Cl. ⁴

識別記号

庁内整理番号

❸公開 平成1年(1989)7月31日

H 04 N 5/335 5/21 5/217 P-8420-5 C B-7170-5 C

8420-5C審査請求 未請求 請求項の数 5 (全11頁)

国発明の名称 雑音低減回路

②特 顧 昭63-15416

②出 顧 昭63(1988) 1月26日

⑩発明者 西澤

西澤 重喜

千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

内

¹ 図発 明 者 宮 沢 敏 夫

千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

内

⑩発明者 竹本 一八男

千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

内

⑪出 顯 人 株式会社日立製作所

邳代 理 人 弁理士 徳若 光政

東京都千代田区神田駿河台4丁目6番地

明 無 4

- 発明の名称
 雑音低減回路
- 2. 特許請求の範囲
 - 1. 一定周期で供給される入力信号を受けて上記 周期以内の所定の時間遅延した遅延信号を形成 する遅延回路と、上記入力信号と遅延信号とを 加算する加算回路とを含み上記加算回路から出 力信号を得ることを特徴とする雑音低減回路。
 - 2. 上記遅延回路と加算回路とを単位回路として、 複数個の単位回路が経列形態に接続されてなる ことを特徴とする特許請求の範囲第1項記載の 雑音低減回路。
 - 3. 最終段の加算回路の出力には、積分回路が設けられ、上記入力信号と遅延信号との加算出力が出力される期間それを積分して出力信号を形成するものであることを特徴とする特許請求の範囲第1又は第2項記載の雑音低減回路。
 - 4、上記入力信号は、固体摄像素子により形成されるものであることを特徴とする特許請求の範

囲第1、第2又は第3項記載の雑音低減回路。

- 5. 上記園体機像素子は、MOS型菌体機像素子 であることを特徴とする特許請求の範囲第 4 項 記載の維音低減回路。
- 3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、雑音低減回路に関し、例えばMO S型固体撮像装置に用いられる音低減回路に利用 して有効な技術に関するものである。

〔従来の技術〕

MOS型固体摄像素子におけるランダム雑音は、例えば第4図の特性A、Bのように周波数が高くなるほど雑音成分が増加するという、いわゆる三角雑音と呼ばれる雑音スペクトラムを示す。これは、主に信号の出力端子容量が他の素子に比べて大きいことに起因している。

MOS型菌体摄像素子の雑音に関しては、例えば、ラジオ技術社昭和61年11月3日発行でCDカメラ技術』竹村裕夫著、買32がある。

[発明が解決しようとする課題]

ところで、高解像度の録画方式の録画装置においては、映像信号の帯域が広がるため、MOS型 固体機像素子を用いる場合、上記雑音が無視できなくなる。

この発明の目的は、簡単な構成でランダム雑音 を効果的に低減できる雑音低減回路を提供するこ とにある。

この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明 らかになるであろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、一定周期で供給される入力信号と、上記周期以内の所定の時間遅延した遅延信号とを加算回路により加算して出力信号を得る。

(作用)

上記した手段によれば、入力信号と遅延信号と を加算することによって、逆位相関係にある雑音 成分を相殺ないし低減できる。

される。このような遅延回路 D L Y の具体的構成は、図示しないけれども、例えばインダクタンスや抵抗素子とを用いた遅延線により構成される。

したがって、雑音スペクトラムは、第4図に示すように、上記AとBが共に周波数が高くなるほ

(実施例)

(実施例1)

第1図には、この発明に係る雑音低減回路を含む固体摄像装置の要部一実施例のプロック図が示されている。

固体機像素子MIDは、特に制限されないが、MOS型機像素子からなる。この固体機像素子MIDの出力信号は、プリアンプPAを通して、次の雑音低減回路に供給される。プリアンプPAは、その具体的構成は図示しないけれども、帰選抵抗等を含む負帰還型アンプとされる。なお、上記のようなMOS型固体機像素子MIDについては後に詳細に説明する。

上記プリアンプPAにより形成される信号Aは、一方において遅延回路DLYを介して加算回路ADDの一方の入力に供給され、他方においてそのまま上記加算回路の他方の入力に供給される。上記遅延回路DLYの遅延時間は、プリアンプPAから一定周期で出力される信号Aの1周期分以内であることを絶対条件とするおよそ半周期に設定

ど雑音成分が増加するという、いわゆる三角雑音を持つにも保わらず、加算出力 C は、 cos曲線が乗じられるので上記カットオフ周波数 f 。で雑音が等になる cos曲線に対応して大幅に雑音成分を低波できる。例えば、上記のように遅延時間 t を7 0 msに設定すると、カットオフ周波数 f 。は7.2 M H z となるため、このような広帯域までの映像信号におけるランダム雑音を大幅に低波できるものとなる。

なお、図示しないけれども、上記雑音低減回路を基本構成としてそれを拡張するもので複数ので複数によい。すなわち、上記遅延回路DLYを複数の以近延時間、とれぞれの遅延回路DLYの遅延時間、せる対域えるならば、カットオフ周波数を異ならば、それぞれのカットオフ周波数成分の雑音を低減できるからに上記が移られる。この結果、出力がは、遅延音を低減できるものとなる。あるいは、遅延

路と加算回路を単位回路として、各単位回路のそれぞれの遅延回路の遅延時間を上配のように異ならせて、複数の単位回路を縦列接続しても、上記のように信号帯域全体にわたってランダム雑音を低減させることができる。

(実施例2)

第2図には、この発明に係る雑音低減回路の他 の一実施例のブロック図が示されている。

上記第1図の実施例においては、信号の加算処理により、第3図の出力信号 Cのように、MTF (Modulation Transfer Function)も低下する。MTFは、解像度の目安となるため、上記第1図の回路では解像度の点で改良の余地がある。

そこで、この実施例では、第2図に示すように、 加算回路ADDの出力側に、積分回路IGを設け て、出力信号Voutを形成する。すなわち、上記 固体摄像素子からの信号は、一定周期で出力され るから、積分用パルスSPにより上記信号AとB が出力される期間、その加算出力Cを積分すると ともに、もとの一定周期で出力させるものである。

下するので、積分回路を設けることの意義が大き くなる。

第5図には、上記加算回路ADDと積分回路I Gの一実施例の回路図が示されている。

加算回路ADDは、抵抗回路により構成される。 すなわち、加算用の入力抵抗R01とR02を通 して上記遅延信号Bと信号Aとがジャンクション 型FBT(以下、単にトランジスタと称する)Q 01のゲートに供給される。このトランジスタQ 01.は、積分回路 I Gの初段増幅トランジスタを 兼ねている。このトランジスタQ01のドレイン と電源電圧Vccとの間には、負荷抵抗R1が設け られる。上記トランジスタQ01のソースと回路 の接地電位点との間には、バイアス電圧を形成す るPNP型トランジスタT1と、キャパシタC0 1とが並列に設けられる。上記トランジスタT1 のペースには、電源電圧Vccと回路の接地質位点 との間に直列形態にされた抵抗R2とR3により 形成される分圧電圧が供給される。これによって、 上記トランジスタQ01のソースには、上記分圧

この構成においては、第3図に示すように、出力信号 Vout が、上記加算動作による信号 Cのように広がりの無い信号にできるから、上記MTFの低下を防止することができる。言い換えるならば、高解像度を維持することができる。また、積分動作に伴い、信号 Cの cos特性にSINC関数 (sin X/X)が乗じられるため、出力信号 Vout の雑音 スペクトラムには、積分動作の際の折り返し雑音を含むものである。

このように積分回路を出力段に設ける構成は、 前配のように遅延回路DLYを複数個設けて、それぞれの遅延回路DLYの遅延時間、含い換えるならば、カットオフ周波数を異ならせる構成にするもの、あるいは、遅延回路と加算回路を単路の位回路のそれぞれの遅延回路を経列接続するものにも同様に適用できる。このように複数個の加算出力が得られるときにはくのように複数個の加算出力が得られるときにはくに応じて信号が平坦になりMTFが大きく低

電圧をトランジスタT1のベース、エミッタ間電 圧Vsをだけレベルシフトしたパイアス電圧が与え られる。

上記トランジスタQ01のドレインから得られる日本は、PNP型の増幅トランジスススは、PNP型の増幅トラランジスススは、PNP型の増幅トラランジスススは、PNP型の増幅を表して、上記増幅を表して、上記増幅を表して、上記増幅を表して、上記では、上記では、上記である。とは、PNトランスタア2のペースには正常によって、上記がようとR7から構験給される。とR7から構験給される。とR7を形成されるのは、上記が大力を表して、ないが、トランスタでは、上記が大力には、上記が大力には、上記が大力には、上記が大力には、上記が大力には、上記が大力を表して、エミックでは、上記が大力には、上記が大力には、上記が大力には、上記が大力には、上記が大力には、上記が大力には、上記が大力には、上記が大力を表した。

上記増幅トランジスタT3のコレクタから得られる出力信号は、NPN型の増幅トランジスタT4のベースに供給される。このトランジスタT4

のエミッタと回路の接地電位点との間には、エミッタ抵抗R8とPNPトランジスタT5及び分圧 抵抗R9、R10からなる上記類似のバイアス回路が設けられる。

以上の各回路素子は積分回路の入力段回路(兼加算回路)を構成し、上記増幅トランジスタT4はその出力トランジスタとされる。このトランジスタT4のコレクタは、積分パルスSPによりスイッチ制御される伝送ゲートMOSFET(絶縁ゲート型電界効果トランジスタ)Q03を介して積分回路を構成するキャパシタC02の他方の電極は短路の接地電位点に結合される。

上記キャパシタC02の一方の電極は、プリチャージパルス(出力パルス)PCを受けるスイッチMOSFETQ02を介して信号電荷の読み出しとリセット(プリチャージ)を行う抵抗R11に接続される。この抵抗R11は他方の端子が電源電圧Vccに接続される。

上記抵抗R11の電圧降下により形成される信

上記スイッチMOSFBTQ03によりオン状態により積分動作を制御する構成に代えて、非積分期間のときトランジスタT4のベースに強制的に回路の接地電位を与えるようなスイッチングトランジスタ等を設ける構成としてもよい。

号、言い換えるならば、上記キャパシタ C O 2 の信号電荷の読み出し信号は、N P N型の増幅トランジスタ T 6 のベースに供給される。このトランジスタ T 6 は、そのコレクタが電源電圧 V ccに結合され、そのエミッタに負荷抵抗抵抗 R 1 2 が設けられることによってエミッタフォロワ出力回路を構成し、上記積分出力としての出力信号 V outを形成する。

この実施例の積分回路では、上記信号Aとレベルは出力される期間、積分パルスSPをTQ03をルレン状態にする。これにより、キャパシタC02に幅にかけれた電荷は、上記入力段増幅の出力信号に応じたディスチャージ動作が行うれたでは、入力段回路の出力に移動作が行うれる。このとき、例えば、その後、特分の正とは対称なクロックノイズがあれば、その移動作により相殺できる。この後、積分パルをSPをロウレベルにして上記スイッチMOSFE

上記のように積分回路として、2つのパルス (SP, PC)を用いる構成では、積分期間と出 力期間を任意に設定できる。回路の簡素化を図る ために積分パルスSPの反転信号を形成して上記 スイッチMOSFETQ02のゲートに供給する 構成としてもよい。

第6図には、この発明に係る難音低減回路に好適な固体機像素子MIDの一実施例の回路図が示されている。

この実施例の固体摄像素子は、特に制限されないが、感度可変機能を持つTSL(Transversal Signal Line)方式のものである。

同図の各回路素子は、公知の半導体集積回路の 製造技術によって、特に制限されないが、単結晶 シリンコンのような1個の半導体基板上において 形成される。同図の主要なプロックは、実際の半 導体集積回路装置における幾何学的な配置に合わ せて描かれている。

画素アレイPDは、4行、2列分が代表として 例示的に示されている。但し、図面が複雑化され

例示的に示されている水平走査線HL1は、同図において縦方向に延長され、同じ列に配置される画素セルのスイッチMOSFETQ2、Q6等のゲートに共通に結合される。他の列に配置される画素セルも上記同様に対応する水平走査線HL2等に結合される。

この実施例では、特に制限されないが、固体摄

端子RPから水平帰線期間において供給されるリ セット信号によってオン状態にされるスイッチM OSFETQ27、Q29等が設けられる。これ らのMOSFETQ27、Q29等のオン状態に よって、外部端子RVから上記ダミー出力線DV Sを介して一定のバイアス電圧 (図示せず) が各 水平信号線HS1ないしHS4に与えられる。上 記のようなリセット用MOSFETQ27、Q2 9等が設けられる理由は、次の通りである。上記 水平信号線HS1ないしHS4に結合されるスイ ッチMOSFETのドレイン等の半導体領域も感 光性を持つことがあり、このような寄生フォトダ イオードにより形成される偽信号(スメア、ブル ーミング)が、非選択時にフローティング状態に される水平信号線に蓄積される。そこでこの実施 例では、上述のように水平帰線期間を利用して、 全ての水平信号線HS1ないしHS4を上配所定 のバイアス電圧にリセットするものである。これ により、選択される水平信号線に関しては、常に 上記偽信号をリセットした状態から画素信号を取

像装置に対して実質的な電子式の自動絞り機能を 付加するため、雪い換えるならば、フォトダイオ ードに対する実質的な蓄積時間を可変にするため、 上記画素アレイを構成する水平信号線HS1ない しHS4等の両端に、それぞれスイッチMOSF ETQ8、Q9及びQ26、Q28が設けられる。 右端側に配置される上記スイッチMOSFETQ 8、Q9は、上記水平信号線HS1、HS2をそ れぞれ縦方向に延長される出力線VSに結合させ る。この出力線VSは、端子Sに結合され、この 端子Sを介して外部に設けられるプリアンプの入 力に読み出し信号が伝えられる。また、左端側に 配置される上記スイッチMOSFETQ26、Q 28は、上記水平信号線HS1、HS2をそれぞ れ縦方向に延長されるダミー(リセット)出力線 DVSに結合させる。この出力線DVSは、特に 制限されないが、端子RVに結合される。これに よって必要なら上記ダミー出力線DVSの信号を 外部嫡子RVから送出できるようにしている。

上記各行の水平信号線HS1ないしHS4には、

り出すものであるため、出力される画像信号に含まれる偽信号を大幅に低減できる。

上記水平走査線HL1ないしHL2等には、水平シフトレジスタHSRにより形成された水平走査信号が供給される。

上記画素アレイPDにおける垂直選択動作 (水平走査動作)を行う走査回路は、次の各回路により構成される。

この実施例では、上記画素アレイPDの水平信号線HS1ないしHS4等の両端に、一対のスイッチMOSFBTQ8、Q9等及びスイッチMO SFBTQ26、Q23等が設けられることに対応して一対の走査回路が設けられる。

産業用途にも適用可能とするため、インタレースモードの他に選択的な2行同時走査、ノンインタレースモードでの走査機能が付加されている。 画素アレイPDの右側には、次のような走査回路が設けられる。垂直シフトレジスタVSRは、読み出し用に用いられる出力信号SV1、SV2等を形成する。これらの出力信号SV1、SV2等 は、インタレースゲート回路ITC及び駆動回路 VDを介して上記垂直走査線VLlないしVL4 及びスイッチMOSFETQ8. Q9等のゲート に供給される。

上記インタレースゲート回路ITGは、インタ レースモードでの垂直選択動作 (永平走査動作) を行うため、第1 (奇数) フィールドでは、垂直 走査線 V L 1 ないし V L 4 には、隣接する垂直走 査線VL1、VL2とVL3の組み合わせで同時 選択される。すなわち、奇数フィールド信号FA によって制御されるスイッチMOSFETQ18 により、垂直シフトレジスタVSRの出力信号S V1は、水平信号線HS1を選択する垂直走査線 VL1に出力される。同様に、信号FAによって 制御されるスイッチMOSFBTQ20とQ22 によって、垂直シフトレジスタVSRの出力信号 SV2は、水平信号線HS2とHS3を同時選択 するよう垂直走査線VL2とVL3に出力される. 以下同様な順序の組み合わせからなる一対の水平 信号線の選択信号が形成される。

イッチMOSFETQ14とQ15のゲートに供 給される。これらのスイッチMOSFBTQ14 とQ15の共通化されたドレイン電極は、端子V 3に結合される。上記スイッチMOSFETQ1 4 は、端子 V 3 から供給される信号を上記垂直走 査線VL1に供給する。また、スイッチMOSF BTQ15は、上記端子V3から供給される信号 を水平信号線HS1を出力線VSに結合させるス イッチMOSFETQ8のゲートに供給される。 また、出力信号のハイレベルがスイッチMOSF BTQ14、Q15によるしきい値電圧分だけ低 下してしまうのを防止するため、特に制限されな いが、MOSFETQ14のゲートと、MOSF ETQ15の出力側(ソース側)との間にキャパ シタC1が設けられる。これによって、インタレ ースゲート回路ITGからの出力信号がハイレベ ルにされるとき、端子V3の電位をロウレベルに しておいてキャパシタC1にプリチャージを行う。 この後、端子V3の電位をハイレベルにすると、 キャパシタC1によるブートストラップ作用によ

上記のようなインタレースゲート回路ITGと、次の駆動回路DVとによって、以下に説明するような複数種類の水平走査動作が実現される。

上記1つの垂直走査線 V.L.1 に対応されたイン タレースゲート回路 ITG からの出力信号は、ス

って上記MOSFBTQ14及びQ15のゲート 電圧を昇圧させることができる。

上記垂直走査線VL1に隣接する垂直走査線V L2に対応されたインタレースゲート回路ITG からの出力信号は、スイッチMOSFBTQ16 とQ17のゲートに供給される。これらのスイッ チMOSFETQ16とQ17の共通化されたド レイン電極は、端子V4に結合される。上記スイ ッチMOSFETQ16は、端子V4から供給さ れる信号を上記垂直走査線VL2に供給する。ス イッチMOSFETQ17は、上記端子V4から 供給される信号を水平信号線HS2を出力線VS に結合させるスイッチMOSFETQ9のゲート に供給される。出力信号のハイレベルがスイッチ MOSFETQ16、Q17によるしきい値電圧 分だけ低下してしまうのを防止するため、MOS FETQ16のゲートとMOSFETQ17の出 力側(ソース側)との間にキャパシタC2が設け られる。これによって、上記同様なタイミングで 端子V4の電位を変化させることによりキャパシ タC2によるブートストラップ作用によって上記 MOSFETQ16及びQ16のゲート電圧を昇 圧させることができる。

上記端子V3は、奇数番目の垂直走査線(水平信号線)に対応した駆動用のスイッチMOSFE Tに対して共通に設けられ、端子V4は偶数番目 の垂直走査線(水平信号線)に対して共通に設け られる。

以上のことから理解されるように、端子 V 4 に択一的にクイミング信号を供給すること行いたが、 クレースゲート回路ITGによインタレースが合わせによインタレースが会合わせによるでは、なるのはになが、 なるのはいかいになって、 端子 F A がハイレース ではいるのとき、 端子 V 3 に上記垂直シグ信号線)を V L 1 (H S 3)の順に選択することができる。また、端子 F B がハイレベルにされる偶数

フィールドのとき、端子V3をロウレベルにしておいて、端子V4に上記垂直シフトレジスタVSRの動作と同期したタイミング信号を供給することによって、垂直走査線(水平信号線)をVL2(HS2)、VL4(HS4)の順に選択することができる。

一方、上記端子V3とV4を同時に上記同様にハイレベルにすれば、上記インタレースゲート回路ITGからの出力信号に応じて、2行同時走査を行うことができる。この場合、上記のように2つのフィールド信号FAとFBによる2つの面毎に出力される2つの行の組み合わせが1行分上下にシフトされることにより、空間的重心の上下シフト、言い換えるならば、等価的なインタレースモードが実現される。

さらに、例えば端子ドBのみをハイレベルにして、1つの垂直走査タイミングで水平シフトレジスタHSRを2回動作させて、それに同期して端子V3とV4をハイレベルにさせることによって、VL1、VL2、VL3、VL4の順のようにノ

ソインタレースモードでの選択動作を実現できる。 この場合、より高画質とするために、水平シフト レジスタHSR及び垂直シフトレジスタVSRに 供給されるクロックが 2 倍の周波数にされること が望ましい。すなわち、端子H1とH2及び端子 V1とV2から水平シフトレジスタHSR及び垂 遺シフトレジスタVSRに供給されるクロック信 号の周波数を2倍の高い周波数にすることによっ て、1秒間に60枚の画像をノンインタレース方 式により読み出すことができる。なお、端子HI N及びVINは、上記シフトレジスタHSR。V SRによってそれぞれシフトされる入力信号を供 給する端子であり、入力信号が供給された時点か らシフト動作が開始される。このため、上記イン タレースゲート回路 I T G 及び入力端子 V 3, V 4に供給される入力信号の組み合わせによって、 上記2行同時號み出し、インタレース走査、ノン インタレース走査等を行う場合には、出力信号の 垂直方向の上下関係が逆転せぬよう、上記シフト レジスタVSRの入力信号の供給の際に、タイミ

ング的な配慮が必要である.

上記各垂直走査線VL1及びそれに対応したス イッチMOSFETQ8のゲートと回路の接地電 位点との間には、リセット用MOSFETQ10 とQ11が設けられる。これらのリセット用MO SFETQ10とQ11は、他の垂直走査線及び スイッチMOSFETに対応して設けられるりセ ット用MOSFETと共選に端子V2から供給さ れるクロック信号を受けて、上記選択状態の垂直 走査線及びスイッチMOSFETのゲート電位を 高速にロウレベルに引き抜くものである。 この 実施例では、前述のように感度可変機能を付加す るために、感度制御用の垂直シフトレジスタVS RE、インタレースゲート回路ITGE及び駆動 回路DVEが設けられる。これらの感度制御用の 各回路は、特に制限されないが、上記画素アレイ PDに対して、左側に配置される。これらの垂直 シフトレジスタVSRE、インタレースゲート回 路ITG及び駆動回路DVEは、上記読み出し用 の垂直シフトレジスタVSR、インタレースゲー

ト回路ITG及び駆動回路DVと同様な回路によ り構成される。端子V↓EないしV4E及びVⅠ NE並びにFAE, ABEからそれぞれ上記同様 なタイミング信号が供給される。この場合に上記 読み出し用の垂直シフトレジスタVSRと上記感 度可変用の垂直シフトレジスタVSREとを同期 したタイミングでのシフト動作を行わせるため、 端子V1EとV1及びV2EとV2には、同じク ロック信号が供給される。したがって、上記端子 V 1 E と V 1 及び V 2 B と V 2 とは、内部回路に より共通化するものであってもよい。上配のよう に独自の端子V1E及びV2Eを設けた理由は、 この固体凝像装置を手動絞りや従来の機械的絞り 機能を持つテレビジョンカメラに適用可能にする ためのものである。このように感度可変動作を行 わない場合、上記端子VIE及びV2Eを回路の 接地電位のようなロウレベルにすること等によっ て、上記垂直シフトレジスタVSREの無駄な消 費電力の発生をおされるよう配慮されている。

次に、この実施例の固体攝像装置における感度

いても行われる。この場合、上記のような感度可変用の走査回路(VSRB、ITGB、DVB)によって、第4行目の読み出し動作は、ダミー出力線DVSに対して行われる。感度制御動作のみを行う場合、端子RVには端子Sと同じバイアス電圧が与えられている。これによって、第4行目の各画素セルに既に蓄積された光信号の掃き出し、言い換えるならば、リセット動作が行われる。

したがって、上記垂直走査動作によって、読み出し用の垂直シフトレジスタVSR、インタレースゲート回路ITG及び駆動回路DVによる第4行目(垂直走査線VL4、水平信号線HS4)の読み出し動作は、上記第1行ないし第3行の読み出し動作の後に行われるから、第4行目に配置される画素セルのフォトダイオードの蓄積時間は、3行分の画素セルの読み出し時間となる。

上記に代えて、感度制御用の垂直シフトレジスタVSRE、インタレースゲート回路ITGE及び駆動回路DVEによって、読み出し用の垂直シフトレジスタVSR、インタレースゲート回路I

制御動作を説明する。

説明を簡単にするために、上記ノンインタレー スモードによる垂直走査動作を例にして、以下説 明する。例えば、感度制御用の垂直シフトレジス タVSRE、インタレースゲート回路ITGE及 び駆動回路DVBによって、読み出し用の垂直シ フトレジスタVSR、インタレースゲート回路Ⅰ T G 及び駆動回路 D V による第1行目(垂直走査 線VL1、水平信号線HS1) の読み出しに並行 して、第4行目(垂直走査線VL4、水平信号線 HS4)の選択動作を行わせる。これによって、 水平シフトレジスタHSRにより形成される水平 走査線 H L 1, H L 2 等の選択動作に同期して、 出力信号線VSには第1行目におけるフォトダイ オードD1、D2等に蓄積された光信号が時系列 的に読み出される。この読み出し動作は、端子S から負荷抵抗を介した上記光信号に対応した電流 の供給によって行われ、読み出し動作と同時にプ リチャージ (リセット) 動作が行われる。同様な 動作が、第4行目におけるフォトダイオードにお

TG及び駆動回路DVによる第1行目(垂直走査 線VL1、水平信号線HS1)の読み出しに並行 して、第2行目(垂直走査線VL2、水平信号線 HS2) の選択動作を行わせる。これによって、 水平シフトレジスタHSRにより形成される水平 走査線HLI, HL2等の選択動作に同期して、 出力信号線VSには第1行目におけるフォトダイ オードD1、D2等に蓄積された光信号が時系列 的に読み出される。この読み出し動作は、端子S から負荷抵抗を介した上記光信号に対応した電流 の供給によって行われ、読み出し動作と同時にプ リチャージ (リセット) 動作が行われる。同様な 動作が、第2行目におけるフォトダイオードD3、 D4等においても行われる。これによって、上配 第1行目の読み出し動作と並行して第2行目の各 画素セルに既に蓄積された光信号の掃き出し動作 が行われる。したがって、上記垂直走査動作によ って、読み出し用の垂直シフトレジスタVSR、 インタレースゲート回路ITG及び駆動回路DV による第2行目(垂直走査線 V L 2、水平信号線

HS2)の統み出し動作は、上記第1行の統み出し動作の後に行われるから、第2行目に配置される画素セルのフォトダイオードの蓄積時間は、1行分の画素セルの統み出し時間となる。これによって、上記の場合に比べて、フォトダイオードの実質的な蓄積時間を1/3に減少させること、言い換えるならば、感度を1/3に低くできる。

トレジスタHSRのシフト動作に従った水平走査 線HL1、HL2等が特系列的に選択レベルにさ れる動作の妨げになることはない。

なお、水平シフトレジスタHSRが、ダイナミック型回路により構成される等によって、上記のような強制的な水平走査線HL1、HL2等の選択レベルによってそのシフト動作に悪影響が生じるなら、上記選択レベルが水平シフトレジスタHSRの内部に伝わらないようなスイッチ回路等が付加される。

上記水平走査線H L 1 、 H L 2 等の同時選択動作を後述するような水平帰線期間により行われる。ともに、上記先行する垂直走査を開始のの会により、上記リセットさせるべき行のとができる。したがって、上記水平シフトレジスタ H のではよる水平走査線の選択動作に伴い画素信号の読み出しにおいて、上記表行する行からは実質的に変換等を介した容量結合が存在しても読み出し信号には

1 画面を構成する走査時間に対して無視でき、実質的に一定の光がフォトダイオードに入射しているものとする。なお、最大感度(5 2 5)は、上記感度制御用の走査回路は非動作状態のときに得られる。

ゴーストのようなノイズが現れなくできる。

このようなMOS型園体摄像素子では、上記のように信号の読み出し系における寄生容量が比較的大きくされる結果、前記のようなランダム雑音(三角雑音)を持つ。それ故、この発明に係る雑音低減回路を用いることによって、高品質の画像信号を得ることができる。

上記の実施例から得られる作用効果は、下記の 通りである。すなわち、

(1) 一定周期で供給される入力信号と、上記周期以内の所定の時間遅延した遅延信号とを加算回路により加算するという簡単な構成により、逆位相関係にある雑音成分を相殺ないし低減できるという効果が得られる。

(2) 上記遅延時間が異なる複数の遅延信号を加算することにより、より広帯域にわたるランダム雑音を低減できるという効果が得られる。

(3)上記加算回路の出力部に積分回路を設けること により、単なる加算出力のように広がりの無い信 号にできるから、雑音除去とともにMTFの低下 を防止することができるという効果が得られる。 (4)上記雑音低減回路をMOS型固体摄像素子を用いた摄像装置に適用することにより、信号の周波数が高くなるに従って増加するランダム雑音を大幅に低減できるから、高品質の映像信号を得ることができるという効果が得られる。

以上本発明者によってなされた発明を実施例に 基づき具体的に説明したが、本願発明は前記実施 例に限定されるものではなく、その要旨を逸脱し ない範囲で穏々変更可能であることはいうまで記 ない。例えば、加箕回路は、前記のような抵抗加 箕回路を用いるものの他、演算増幅回路を利用し たアナログ加箕回路等何であってもよい。また、 積分回路の具体的構成も、タイミングパルスによ りその積分時間が設定可能なものであれば何であってもよい。

この発明に係る雑音低減回路が用いられるMO S型固体摄像発子の構成は、前記感度可変機能を 省略してもよい。CCD型固体摄像素子等のよう にランダム雑音スペクトラムがほど平坦なもので

第1図は、この発明に係る雑音低減回路を含む 摄像装置一実施例を示す要部プロック図、

第2図は、この発明に係る雑音低減回路を含む 撮像装置の他の一実施例を示す要部プロック図、

第3 図は、その動作の一例を説明するための波 形図、

第4図は、この発明を説明をするための雑音スペクトラム特性図、

第5 図は、上記雑音低減回路に用いられる加算 回路と積分回路の一実施例を示す異体的回路図、

第6図は、上記雑音低減回路が用いられる固体 撮像素子の一実施例を示す回路図である。

MID・・関体操像素子、PA・・プリアンプ、 DLY・・遅延回路、ADD・・加算回路、IG・・積分回路、

PD・・画素アレイ、VSR・・読み出し用垂 直シフトレジスタ、ITG・・読み出し用インタ レースゲート回路、DV・・読み出し用駆動回路、 VSRB・・感度設定用垂直シフトレジスタ、I TGB・・感度設定用インタレースゲート回路、 あっても、この発明係る雑音低減回路を用いることにより、S/N比の改善を図ることができる。 固体機像素子としては上記のようなエリアセンサ の他ラインセンサであってもよい。

この発明は、MOS型やCCD型に代表されるような各種固体機像素子のように一定周期で出力される信号に対するランダム雑音低減回路として広く利用できる。

(発明の効果)

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。すなわち、一定周期で供給される入力信号と、上記周期以内の所定の時間遅延により加算するという簡単な構成により、逆位相関係にあるランダム雑音成分を相殺ないし低減できる。また、加算回路の出力部に積分回路を設けることにより、雑音除去とができる。

4. 図面の簡単な説明

DVE・・感度設定用駆動回路、HSR・・水平 シフトレジスタ、

代理人弁理士 德若 光政



